3.1 呼吸灯的实现

3.1 呼吸灯的实现breath_led`timescale 1ns / 1psmodule breath_led( input clk, input rst_n, output led ); reg [15:0] period_cnt;//变化的频率设
2022年10月31日 605次浏览

6.串口发送模块的使用2

6.串口发送模块的使用2uart_tx_data//使用串口发送5个字节(40位)的数据到电脑module uart_tx_data( Clk, Reset_n, Data40, Trans_Go, uart_tx, Trans_Done); input C
2022年10月19日 538次浏览

5.串口发送模块的使用1

5.串口发送模块的使用1uart_tx_test//使用串口发送模块 uart_byte_tx,设计一个//数据发送器,每10ms(仿真用,实际上板改成100ms)以 115200 的波特率发送一个//数据,每次发送的数据比前一个数据大1.module uart_tx_test( Clk,
2022年10月19日 403次浏览

4.串口发送模块

4.串口发送模块4.1串口发送模块的设计uart_byte_txmodule uart_byte_tx( Clk, Reset_n, Data, Send_Go, Baud_set, uart_tx, Tx_done ); input Clk;
2022年10月19日 453次浏览

3.LED 实验进化六部曲(可控线性序列机)

3.LED 实验进化六部曲(可控线性序列机)1.让 LED 灯按照亮 0.25 秒,灭 0.75 秒的状态循环亮灭counter_led_1module counter_led_1( Clk, Reset_n, Led ); input Clk; input Re
2022年10月18日 288次浏览

2.verilog 语法学习与应用

2.verilog 语法学习与应用计数器实验升级,设计让8个LED灯以每个 0.5s 的速率循环闪烁(跑马灯)led_run//8个灯各亮500us,便于快速地得到波形module led_run( Clk, Reset_n, Led ); input Clk;
2022年10月14日 369次浏览

1.时序逻辑设计--计数器

1. 时序逻辑设计–计数器D触发器D触发器会在时钟上升沿的时候讲输入端D的数据保存到输出端Q,下一个上升沿之前,Q的值不变,下一个上升沿时输出端Q的值取决于此时输入端D的值。运用D触发器实现计数器目标:每一次时钟上升沿,输出端Q的值加1设计一个以1秒频率闪烁的LED灯(亮灭各500ms)在 viva
2022年10月13日 394次浏览